金属氧化物半导体场效应晶体管（MOSFET）是互补金属氧化物半导体（CMOS）技术的核心元件，代表了工业革命以来最重要的发明之一。在集成电路产品对更高速度、能效和集成密度的要求的推动下，在过去的六十年中，MOSFET的物理栅极长度已缩小到20nm以下。然而，即使对于最先进的鳍式场效应晶体管来说，在保持低功耗的同时缩小晶体管的尺寸也越来越具有挑战性。
全文对现有和未来的CMOS技术进行了全面评估，并讨论了基于为FET缩放而建立的分层框架设计亚10nm栅极长度FET的挑战和机遇。该文的评估重点是根据之前的扩展工作以及使晶体管与未来逻辑集成电路产品相关所需的研究工作所获得的知识，确定最有前途的亚10nm栅极长度MOSFET。他们还详细介绍了对未来超越MOSFET晶体管的愿景和潜在的创新机会。最后他们预计晶体管技术的创新将继续在推动未来材料、器件物理和拓扑、异构垂直和横向集成以及计算技术方面发挥核心作用。
电子学的历史一般由三种主要电子器件组成——真空管、双极结型晶体管（BJT）和金属氧化物半导体场效应晶体管（MOSFET），如图1所示。从真空管到BJT，并最终到MOSFET的所有重大转变主要都是由降低功耗的需求驱动的。根据商业化时间，展示了四种主要的非传统FET微缩技术，即SOI、应变沟道、HKMG和FinFET，分别对应0.18微米、90nm、45nm和22nm技术节点。值得注意的是，从22nm节点开始，技术节点变得越来越小于FET物理尺寸。
如图2a中的透射电子显微镜图像所示，典型MOSFET的功能类似于通用抽头的功能。n型FET的能带图如图2b所示。通过栅极电压(Vg)有效调制沟道电位(φch)本质上是一个静电问题，可以通过分析从所有端子到移动资费质心所在的信道。计算依据的公式如图2c-e所示。
尽管MOSFET缩放带来了巨大的好处，但它也带来了许多技术挑战。例如（1）栅级效率下降；（2）寄生电阻和电容的增加，从而开始削弱缩放的好处；（3）随着尺寸不断缩小，MOSFET的低功耗优点开始受到漏电流的影响，漏电流主要来自四个来源（机制如图3b所示）；（4）可变性问题：大规模CMOS制造本质上是不完美的，同时微缩不可避免地会引入沟道和电介质厚度、沟道长度、掺杂剂密度、栅极材料粒度等方面的变化；（5）可靠性问题：在超大规模MOSFET中，垂直和横向电场都会变得更强，这不可避免地会给器件带来压力并降低可靠性。现代 MOSFET 缩放已经通过采用 HKMG 以及许多其他新技术成功解决了栅极氧化物的大栅极泄漏的限制。
本节从接触电阻、迁移率、导通电流水平和短沟道性能上限方面对上述几种有前途的晶体管技术进行了全面的基准测试。图5a显示了基于不同材料（InGaAs、Si（FinFET）、SWNT数据与沟道厚度的关系和2D），以及IRDS要求。图5b提供了常见物质的迁移率与带隙的基准测试，可以观察到的一个总体趋势是大带隙材料的迁移率较低。
MOSFET受其工作机制的限制；因此，功耗和能源效率无法与设备尺寸同步增长。CMOS社区一直在寻找“超越MOSFET”的晶体管，以打破这一能效瓶颈。在这种情况下，回顾一下晶体管的基本方面——“反式”（由“传输”或调制产生）和“电阻器”（由通道电阻产生）是有启发性的。因此，“反式”捕获了操纵信息状态或载体的方法——即“电阻器”。对于商业化的MOSFET和BJT，“跨接”是分别通过静态栅极电容器和p-n结势垒调制通过电场效应实现的，而“电阻”则以势垒上的热电子发射的形式实现。人们已经做出了大量的努力来将创新引入这两个方面的一个（或两个）方面（图6）。
各种“反式”方法、负电容 (NC) 、悬浮栅极 (SG)和莫特相变材料门控 (Mott-G) FET（图 6）被提出并进行了实验探索。
晶体管在集成方案方面一直在点燃和推动信息技术的研究和发展——包括通过TSV或m-3D集成方式进行异构3D堆叠；2.5D（或3D）小芯片，允许超紧密封装芯片；和器件级3D堆叠（n型器件位于p型器件之上，反之亦然），以及计算方案、器件物理和材料。图的中心显示了业界已经采用的各种晶体管拓扑和材料。“计算方案”框右侧的原理图显示了直接在带有分栅（底部）的FET上构建的自旋量子位，使量子计算机能够从CMOS缩放中受益。可想象的相互作用为研究新颖的物理和设计新颖的结构和功能开辟了许多令人兴奋的可能性。
信息技术从未停止发展。除了为通用高性能计算而设计的经典计算机外，神经形态计算和量子计算正在积极发展，预计将在某些领域迎来前所未有的优势。它们的共同要求是晶体管具有超高紧凑性和超低漏电，以及高电流驱动能力、鲁棒性和能效，无论是作为核心元件还是支撑元件或接口元件。考虑到这些理想的特性，有理由认为晶体管的缩小和发展永远不会停止，摩尔定律将在可预见的未来长期伴随人们。
Wei Cao，加州大学圣塔芭芭拉分校电气与计算机工程系客座研究员。他对半导体器件研究领域有着广泛的兴趣，包括量子输运模拟、分析和紧凑建模以及纳米制造和表征。目前专注于开发超越摩尔定律的晶体管技术。
Kaustav Banerjee，加州大学圣塔芭芭拉分校教授，是纳米电子学领域世界领先的创新者之一。他目前的研究重点是石墨烯等二维(2D)材料的物理、技术和应用，用于设计下一代节能电子学、光子学和生物电子学。他对纳米级互连设计及其节能解决方案（特别是3D集成电路）的开创性贡献已被IC行业广泛采用和商业化。他在二维范德华材料和异质结构方面的突破性创新为下一代电子产品奠定了基础。其中包括动能电感器的发明，该电感器克服了200年前传统材料电感密度的法拉第极限。
声明：仅代表作者个人观点，作者水平有限，如有不科学之处，请在下方留言指正！互相连通热电子晶体管相容性志散射凯时登录官方网站
